해쉬 알고리즘 기반의 프로세서 설계 및 분석

A Design and Analysis of Processor for Hash Algorithm

본 논문에서는 전용 해쉬알고리즘 중에서 미국의 표준인 SHA-1과 유럽의 표준인 RIP 등 160, 국내표준인 HAS-16O에 대해 조사하고 각 표준 해쉬알고리즘에 기반한 프로세서를 하드웨어로 설계한 후 각각의 성능을 분석하고 비교하였. 성능 분석을 위하여 동일한 기준을 가지고 설계하였으며, 한 클럭당 한 라운드 연산을 수행하도록 하였다. 시뮬레이션은 ALTERA 사의 QUARTUS Ⅱ를 이용하였고 ALTERA사의 ACEXIK 디바이스 패밀리 중 EP1K1OOQC208-3을 이용하여 FPGA 과정을 수행하였다. 그 결과 105 Mhz의 동작 주파수에서 663 Mbps의 성능을 보였으며, HAS-16O, RlPEMD-16O, SHA-1 각각 1051, 4923, 1284개의 Logic elements로 구성됨을 알 수 있었다.

요약

1. 서론

2. 해쉬알고리즘

3. 해쉬 프로세서 설계 및 시뮬레이션

4. 성능 분석

5. 결론

참고문헌

(0)

(0) 팝업 열기

팝업 닫기

(0)

(0)