아날로그메모리를 이용한 플레쉬 ADC

Development of a Flash ADC with an Analog Memory

본 논문에서는 일반적인 플레쉬 ADC에서 저항열을 이용하여 기준전압을 생성한 것과는 달리, 부유게이트를 이용하여 기준전압을 생성한다. 제안된 플레쉬 ADC를 포함하는 파이프라인 ADC에서 행위모델 시뮬레이션을 수행했을 때 생성된 상기 플레쉬 ADC를 포함하는 파이프라인 ADC의 SNR은 약 77 dB, 해상도는 12bit이고, 90 % 이상이 ±0.5 LSB 이내의 INL을 보여주고 있으며, INL과 마찬가지로 90 % 이상이 ±0.5 LSB이내의 DNL 결과를 보였다.

In this article, reference voltages in a general flash ADC are not obtained from a series of resistors but floating gates. When a behavior model simulation was performed in a pipelined ADC including the suggested flash ADC as a result of an ADC's overall function, it showed results that SNR is approximately 77 dB and resolution is 12 bit. And more than almost 90% showed INL within ±0.5 LSB, and like INL, more than 90% showed DNL within ±0.5 LSB.