Verilog-A를 이용한 PLL회로 설계 및 시뮬레이션
Design and simulation of PLL Circuit using Verilog-A

호서대학교 공업기술연구소
공업기술연구 논문집
제21권 제1호
2002.06

61 - 69 (9 pages)

T his paper introduces to design analog circuits with V erilog-A. It is a tool for design and simulation analog ICs in behavioral level. V erilog-A has been already established standard and used to IP development in U S A . W e have proven the possibility of V erilog-A by compared w ith measurement data of a fabricated 235MHz P L L circuit. T his paper also describes another advantage of Verilog-A.

i ■ 서 론

II. V erilog-A 의 개요

iii. 234MHz PLL 행위수준 시을례이션

IV. 결 론

Verilog-A를 이용한 PLL회로 설계 및 시뮬레이션
Design and simulation of PLL Circuit using Verilog-A

(0)

(0)

(0)

(0)

Verilog-A를 이용한 PLL회로 설계 및 시뮬레이션 Design and simulation of PLL Circuit using Verilog-A

(0)

(0) 팝업 열기 팝업 닫기

(0)

(0)

Verilog-A를 이용한 PLL회로 설계 및 시뮬레이션
Design and simulation of PLL Circuit using Verilog-A

(0)