협대역 IoT 무선통신용 주파수합성기의 성능 개선 연구

A Study on Performance Improvement of Frequency Synthesizer for Narrow-Band IoT Application

IoT 센서노드 무선통신부에 내장하기 위한 900MHz RF 주파수합성기를 0.18㎛ 실리콘 CMOS 기술을 이용하여 설계하였다. 고속 저잡음 특성을 얻기 위하여 PLL 차지펌프의 전류를 여러 가지로 변할 수 있게 설계하여 잡음 특성을 개선하였다. 시뮬레이션 결과 차지펌프 출력 전류를 3비트 바이너리 제어 신호 0b001 ~ 0b111에 따라 0.05 ~ 0.3㎃로 변화 시켰을 때 루프 대역폭 내의 PLL 위상잡음은 10KHz 오프셋 주파수에서 -59.23 ~ -66.33dBc/Hz로 출력 전류가 증가함에 따라 우수한 위상잡음 특성을 나타내었다.

In this paper, we have designed a 900MHz RF frequency synthesizer for IoT wireless communication chip using 0.18μm silicon CMOS technology. In order to obtain high speed and low noise characteristics, we focused on optimization of PLL circuit design. In particular, we designed the charge pump output current to be variable to improve noise characteristics. As a result of the simulation, the charge pump output current can be varied from 0.05 to 0.3 mA according to the 3-bit binary control signals 0b001 to 0b111. According to varying output current of the charge pump, characteristics of phase noises were obtained from -59.23 to -66.33dBc/Hz at the 10KHz offset frequency. It shows that in-band phase noise is improved according to increasing of the output current.