인덕터 피킹 기법을 이용한 인버터 구조의 광대역 CMOS 저잡음 증폭기 설계

Design of a Wideband CMOS Low Noise Amplifier Based on Inverter Structure Using Inductor Peaking Technique

본 논문에서는 3.1∼10.6 GHz의 주파수에서 동작하는 CMOS 초광대역 저잡음 증폭기 구조를 제안한다. 제안된 광대역 저잡음 증폭기는 2단의 구조로 설계 되었으며, 저잡음 증폭기의 1단 구조는 광대역 특성을 얻기 하여 저항 피드백과 인덕터 피킹 기법을 활용한 Inverter 기반의 구조를 적용하였으며, 2단 구조는 높은 전력이득과 광대역 특성을 확보하기 위하여 RC 피드백 common-source 구조를 적용하였다. 본 논문에서 제안된 광대역 저잡음 증폭기는 TSMC 0.18-  CMOS 파운드리 Post-layout 시뮬레이션을 수행하였으며, 시뮬레이션 특성 결과는 3.1∼10.6 GHz 대역 내에서 전력 이득은 14.3∼16.9 dB, 입력·출력 정합은 –10 dB 이하, 잡음지수는 3.4∼4 dB, 입력   는 -1 dBm 이고, 전체 소비전력은 27 mW를 가진다.