웨이퍼 레벨 적층 공정에서 웨이퍼 휘어짐이 정렬 오차에 미치는 영향

Effects of Wafer Warpage on the Misalignment in Wafer Level Stacking Process

본 연구에서는 웨이퍼 레벨 적층 과정에서 발생하는 웨이퍼 오정렬(misalignment) 현상과 웨이퍼 휘어짐(warpage)과의 관계에 대해서 조사하였다. 0.5μm 두께의 구리 박막 증착을 통해 최대 45μm의 휨 크기(bow height)를 갖는 웨이퍼를 제작하였으며, 이 휘어진 웨이퍼와 일반 웨이퍼를 본딩하였을 때 6~15μm 정도의 정렬 오차가 발생하였다. 이는 약 5μm의 웨이퍼 확장(expansion)과 약 10μm의 미끄러짐(slip)의 복합 거동으로 설명할 수 있으며, 웨이퍼 휘어짐의 경우 확장 오정렬보다 본딩 과정에서의 미끄러짐 오정렬에 주로 기여하는 것으로 보인다.

In this study, the effects of wafer warpage on the misalignment during wafer stacking process were investigated. The wafer with 45μm bow height warpage was purposely fabricated by depositing Cu thin film on a silicon wafer and the bonding misalignment after bonding was observed to range from 6μm to 15μm. This misalignment could be explained by a combination of 5μm radial expansion and 10μm linear slip. The wafer warpage seemed to be responsible for the slip-induced misalignment instead of radial expansion misalignment.