Co-design 관점의 이기종 환경을 위한 병렬 프로그래밍 디버거 아키텍처 설계

Design of a debugger architecture for parallel programming in a heterogeneous environment from a co-design point of view

병렬프로그래밍용 가속기 기능을 포함한 RISC-V 칩용 OpenCL 디버거 개발을 통하여 이기종 환경을 위한 H/W, S/W Co-design 개발사례를 소개한다. 디버거 개발 목표는 LLDB(Low-Level Debugger)를 기본으로 하며 칩 및 호스트에서 실행되는 OpenCL 애플리케이션을 디버깅 하는 것이다. RISC-V 코어로 구성된 칩은 FP64 데이터 유형을 지원하고, 새로운 인스트럭션이 포함된 행렬/벡터 연산 가속기로 기본적인 RISC-V 디버그 서브 시스템이 포함되어 있다. 우리는 디바이스에서 실행되는 OpenCL 애플리케이션 디버깅을 위하여 RISC-V 디버그 서브 시스템을 목표에 맞게 분석하여 디바이스 개발 요구사항을 도출하였다. 이와 함께 프로그래밍 실행 모델 분석 등을 통하여 디버거 아키텍처를 설계하였다.

This paper presents the case of H/W and S/W co-design development for heterogeneous environments through the development of OpenCL debugger for RISC-V chip with accelerator function for parallel programming. The aim of the debugger development is to debug OpenCL applications running on the chip and host based on LLDB (Low-Level Debugger). The chip consists of RISC-V cores, supports FP64 data types, is a matrix/vector arithmetic accelerator with new instructions, and includes a basic RISC-V debug subsystem. We performed a targeted analysis of the RISC-V debug subsystem for debugging OpenCL applications running on the device to derive device development requirements. We also designed the debugger architecture by analysing the programming execution model.