A Design of 16 ×16-bit Redundant Binary MAC Using 0.25㎛CMOS Technology

A Design of 16 ×16-bit Redundant Binary MAC Using 0.25㎛CMOS Technology

승산기의 부분곱을 가장 빠르게 연산하기 위해 Wallace-tree 방법이 사용된다. Redundant Binary Adders (RBAs)을 이용한 Wallace-tree 연산은 두개의 Redundant Binary Number (RBN)을 캐리 전송 없이 빠르게 더하여 하나의 RBN를 만든다. Redundant Binary Partial Products (RB_PPs)을 합하는 RBA가 승산기 면적의 대부분을 차지할 뿐만 아니라 동작 속도를 결정한다. 본 논문에서는 제안된 Redundant Binary (RB) 덧셈 알고리듬을 이용하여 가장 적은 트랜지스터 개수를 갖는 RBA가 설계되고 제안된 RBA을 사용하여 16 ×16-bit Multiplier and Accumulator (MAC)을 구현한다.

In this paper, a 1616-bit Multiplier and Accumulator (MAC) is designed using a Redundant Binary Adder (RBA) circuit so that it can make a fast addition of the Redundant Binary Partial Products (RB_PPs) by using Wallace-tree structure. Because a RBA adds two RB numbers, it acts as a 4-2 compressor, which reduces four inputs to two output signals. We propose a method to convert the Redundant Binary (RB) representation into the 2s complement binary representation. Instead of using the conventional full adders, a more efficient RB number to binary number converter can be designed with new conversion method.