멀티플렉서와 5입력 다수결 게이트를 이용한 QCA RAM 셀의 분석 및 개선

Analysis and Improvement of QCA RAM Cells Using Multiplexers and 5-Input Majority Gates

양자점 셀룰러 오토마타(QCA: Quantum-dot Cellular Automata)는 전력 소모, 속도, 그리고, 크기와 같은 점에서 CMOS를 대체할 새로운 회로로 주목받고 있다. QCA 환경에서 다양한 회로들이 제시되었으며, RAM 셀 또한 다양한 디자인이 제시되었다. 그 중에서 Asfestani 등이 제안한 멀티플렉서 기반의 RAM 셀과 Khosroshahy등이 제안한 5입력 다수결 게이트 기반의 RAM 셀은 크기, 에너지 소모, 지연시간, 그리고, 사용된 셀 수에서 다른 디자인들과 비교했을 때 더 좋은 성능을 보인다. 하지만, 올바르지 않은 출력이 나오는 경우가 존재한다. 본 논문에서는 해당 논문들이 제시한 RAM 셀 및 5입력 다수결 게이트에서 올바르지 않은 출력이 나오는 원인을 분석하고 이를 수정하여 정상적인 출력이 나오도록 개선한다. 두 회로는 각각 너무 짧은 배선의 길이와 잘못된 클록 지정이라는 문제점을 가지고 있고, 이를 개선하여 수정한 디자인을 실험한 결과 올바른 출력이 나오는 것을 확인하였으며, 개선된 회로들은 차후 더 큰 회로를 구성하는데 유용하게 사용될 수 있을 것이다.

Quantum-dot Cellular Automata (QCA) is attracting attention as a new circuit to replace CMOS in terms of power consumption, speed and size. Various circuits have been presented in the QCA environment, and RAM cells have also been presented with various designs. Among them, the multiplexer-based RAM cell proposed by Asfestani et al. and the majority gate-based RAM cell proposed by Khosroshahy et al. have an advantage over other designs in size, energy consumption, latency and number of cells used. However, there are cases where incorrect output is produced. Therefore, in this paper, we analyze the cause of incorrect output from the RAM cell and 5-input majority gate presented by the papers, and correct it to improve the normal output. The two circuits each had problems with too short wire lengths and incorrect clock assignments, and we improved and simulated the modified design to ensure that the correct outputs are produced and improved circuits may later be usefully used to construct larger circuits.